Buch
Architektur und Betrieb von Rechensystemen
-10. GI/ITG-Fachtagung Paderborn, 9.–11. März 1988 Proceedings-Uwe Kastens; Franz Josef Rammig (Hrsg.)
Übersicht
Verlag | : | Springer Berlin |
Buchreihe | : | Informatik-Fachberichte (Bd. 168) |
Sprache | : | Deutsch |
Erschienen | : | 03. 03. 1988 |
Seiten | : | 405 |
Einband | : | Kartoniert |
Höhe | : | 244 mm |
Breite | : | 170 mm |
Gewicht | : | 713 g |
ISBN | : | 9783540189947 |
Inhaltsverzeichnis
Parallelrechner I.- Das SUPRENUM-System: Architektur, Software und Anwendungen.- Parallele Ausführung sequentieller Programme auf Multiple Processing Systems.- Optimizing the Peak-Performance of Vector Units with Dynamically Allocatable Vector Registers.- Parallelrechner II.- Connection Structures — a Component of Parallel Programming Languages.- A Multigrid Algorithm on Hypercube Systems.- A Systolic Algorithm for the Generalized Transitive Closure.- Proze?kommunikation.- Proze?kommunikation mit asynchronem Empfangen.- Baumorientierte Kommunikation in verteilten Systemen.- Linda integriert in Modula-2 — ein Sprachkonzept für portable parallele Software.- RISC-Architekturen I.- Code Generation and RISC Architectures.- Colibri: Ein Testfall für die RISC-Philosophie.- Die Befehlspipeline des COLIBRI-Systems.- RISC-Architekturen II.- Reorganisieren von Basisblöcken für Pipeline-Prozessoren.- Eine flexible Entwurfsumgebung für RISC-ähnliche Prozessorarchitekturen.- Funktionsorientierte Architekturen.- System Architectures for Functional Programming Languages: Problems and Solutions.- Compiled Graph Reduction on a Processor Network.- An Or-Parallel Logic Programming Machine for Non-shared Memory Architectures.- Konzept eines flagorientierten vollparallelen Assoziativprozessors auf der Basis der Flagalgebra.- Koprozessoren.- Transaktionsorientierte Datenverwaltung in einem intelligenten Disk Controller.- Überlegungen zu einer Hardware-Architektur zur schnellen Analyse von Programmiersprachen.- Alternative Rechnerarchitektur für Datenübertragungs-Controller mit hohen Datenraten.- Rechnernetze I.- Rechnernetze — Realisierung, Standardisierung, weitere Entwicklung.- Rechnernetze II.- A Tool for Measuring and Monitoring Distributed Systems During Operation.-Workload Modeling for Computer Networks.- Automatische Codegenerierung für Protokolle in der ISO-Syntax ASN.1.- Hardware-Entwurf.- Microprocessor Features a la Carte.- Validation in Top Down Design Including Test Pattern Generation.- SAMP: A General Purpose Processor Based on a Self-Timed VLIW Structure.- Gezielte Erzeugung von Zugriffskonflikten zu Testzwecken.